PRÁCTICA 4


Nombre de la práctica: Sumador y restador.


Objetivo de la práctica: Comprobar el funcionamiento del diseño de un semisumador, un sumador, un semirestador y un restador, utilizando compuertas básicas.


Duración: 4 horas.


Material necesario:

Una fuente de voltaje de 5V
2 DIP de 8 entradas
12 LED (no importa el color)
18 resistencias de 470 ohms
2 tablillas de conexiones (protoboard)
Los siguientes
circuitos integrados o equivalentes:

Dos 74FS08 (4 compuertas Y de 2 entradas), dos 74LS32 (4 compuertas O de 2 entradas) y un 74LS04.

Alambre para conexiones.


Autores Teléfono: 5729-6000
Prof. M. en C. Salvador Saucedo Flores extensión: 54632
Prof. Ing. Pablo Fuentes Ramos extensión: 54326
Alumno PIFI: Eduardo Flores Mejía extensión: 54629

SEMISUMADOR. Contiene un bit para el consumado, otro para el sumado y se puede tener un bit de acarreo C. El diagrama a bloques del semisumador se presenta en la siguiente figura:

fig4-1.gif (1393 bytes)

Donde X e Y son los sumandos, C el acarreo y S la suma.


La tabla funcional del semisumador es:

DEC X Y C S
0
1
2
3
0
0
1
1
0
1
0
1
0
0
0
1
0
1
1

0

De la tabla funcional, los mapas K para S y C, son:

fig4-2.gif (2860 bytes)

Resumiendo:

C = X Y          y            S = X O EXC Y


Es decir, C se genera con una compuerta Y y S con una compuerta O EXC, como se muestra en el logigrama correspondiente al semisumador:

fig4-3.gif (1762 bytes)


Y el circuito topológico es:

fig4-4.gif (2922 bytes)

Donde S se representa por D1 y C por D2.


SUMADOR COMPLETO: Cuando además de tener los 2 bits correspondientes al cosumado y al sumado, se tiene un acarreo inicial C0, con acarreo final C. Su diagrama a bloques se muestra en la figura siguiente:

fig4-5.gif (1628 bytes)

Donde C0 es el acarreo posterior y C el acarreo final.


La tabla funcional del sumador completo es:

DEC X Y C0 C S
0
1
2
3
4
5
6
7
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0

1
0
1
1
1
0
1
1

0
1
0
0
1

De la definición de O EXC (cuando el número de entradas con valor 1 es impar, la función es igual a 1, en caso contrario es igual a 0), la suma S es igual a:

S = X OEXC Y OEXC C0

El acarreo final C, en forma canónica es:

C = SUMAminitérminos (3,5,6,7)


Los mapas K para S y C son.

fig4-6.gif (3790 bytes)

La función reducida es:

C = XY + YC0 + XC0


El logigrama de S y C es:

fig4-7.gif (3166 bytes)

Donde la compuerta O de 3 entradas se obtuvo a partir de 2 compuertas O de 2 entradas.


El circuito topológico del sumador completo es:

fig4-8.gif (3838 bytes)

Donde S se representa por D1 y C por D2.


Obtención de un SUMADOR COMPLETO a partir de dos SEMISUMADORES

Partiendo de la expresión del acarreo final C del sumador completo, se hacen canónicos los dos términos que contienen a C0:

C = XY + YC0 + XC0 = XY + Y(X + X')C0 + X(Y +Y')C0 =
   = XY + XYC0 + X'YC0 + XYC0 + XY'C0 = XY + XYC0 +X'YC0 + XY'C0 =
    =
XY (1 + C0) + C0 (X'Y + XY') = XY + C0 (X OEXC Y)


La siguiente figura muestra el logigrama de un sumador completo a partir de dos semisumadores:

fig4-9.gif (3043 bytes)

Donde la compuerta O de 3 entradas se obtuvo a partir de dos compuertas O de 2 entradas.


El circuito topológico es:

fig4-10.gif (3615 bytes)

Donde S se representa por D1 y C por D2.


SEMIRESTADOR: Es aquel que tiene un bit para el minuendo y otro para el sustraendo. Para el caso de que un bit del minuendo sea menor que el bit del sustraendo, se tendrá un préstamo P. El diagrama a bloques se presenta en la figura adjunta.

fig4-11.gif (1406 bytes)


La tabla funcional para el semirestador es:

DEC X Y P R
0
1
2
3
0
0
1
1
0
1
0
1
0
1
0
0
0
1
1

0

Los mapas K para R y P son:

fig4-12.gif (2864 bytes)

Resumiendo:

P = X' Y          y            R = X O EXC Y


El logigrama del semirestador es:

fig4-13.gif (1814 bytes)

El circuito topológico del semirestador es:

fig4-14.gif (3491 bytes)

Donde R se representa por D1 y P por D2.


RESTADOR COMPLETO: Es aquel que considera un préstamo inicial P0, aunado a los bits del minuendo y el sustraendo. Su diagrama a bloques se presenta en la figura adjunta.

fig4-15.gif (1575 bytes)


La tabla funcional del restador completo es:

DEC X Y P0 P R
0
1
2
3
4
5
6
7
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
1

1
0
0
0

1
0
1
1

0
1
0
0
1

El préstamo final P, en forma canónica es:

P = SUMAminitérminos (1,2,3,7)

Los mapas K para R y P son:

fig4-16.gif (3796 bytes)

De la definición de OEXC (cuando el número de entradas con valor 1 es impar, la función es igual a 1, en caso contrario es igual a 0), la resta R es igual a:

R = X OEXC Y OEXC C0


 

La función reducida del préstamo final P es:

P = X'Y + YP0 +X'P0


La siguiente figura presenta el logigrama del restador completo:

fig4-17.gif (3196 bytes)


Circuito topológico del restador completo:

fig4-18.gif (4405 bytes)

Donde R se representa por D1 y P por D2.

Nuevamente, la compuerta O de 3 entradas se puede obtener a partir de dos compuertas O de 2 entradas.


Obtención de un RESTADOR COMPLETO a partir de dos SEMIRESTADORES

Partiendo de la expresión del préstamo final P del restador completo, se hacen canónicos los dos términos que contienen a P0:

C = X'Y + YP0 + X'P0 = XY + Y(X + X')P0 + X'(Y +Y')P0 =
   = X'Y + XYP0 + X'YP0 + X'YP0 + X'Y'P0 = X'Y + XYP0 +X'YP0 + X'Y'P0 =
    =
X'Y (1 + P0) + P0 (XY + X'Y') = X'Y + P0 (X OEXC Y)'


El logigrama del restador completo en base a dos semirestadores es:

fig4-19.gif (3125 bytes)


La siguiente figura presenta el circuito topológico del restador completo a partir de 2 semirestadores:

fig4-20.gif (4250 bytes)

Donde R se representa por D1 y P por D2.


PROCEDIMIENTO EXPERIMENTAL

Armar los siguientes circuitos y comprobar sus señales de salida, sus acarreos y sus préstamos, según sea el caso, basándose en las tablas funcionales desarrolladas.


Circuito topológico 1: Resume los 3 circuitos relativos a los sumadores.

fig4-21.gif (4655 bytes)

Los LED (diodos emisores de luz) 1 y 2, representan las señales de salida S y C del semisumador, respectivamente; los LED 3 y 4, las señales de salida S y C del sumador completo, respectivamente; y los LED 5 y 6, las señales de salida S y C del sumador completo, hecho a base de dos semisumadores, respectivamente.


Circuito topológico 1: Resume los 3 circuitos relativos a los restadores.

fig4-22.gif (5305 bytes)

Los LED 1 y 2, representan las señales de salida R y P del semirestador, respectivamente; los LED 3 y 4, representan R y P, señales de salida del restador completo, respectivamente; los LED 5 y 6 representan las señales de salida R y P del restador completo formado a base de dos semirestadores, respectivamente.


CUESTIONARIO

1. ¿Qué diferencia existe entre un sumador completo y un semisumador?


2. ¿Encontraste alguna diferencia en las señales de salida del sumador completo y el sumador hecho a base de dos semisumadores? ¿Por qué?


3. ¿En cuántas formas podrías simular una compuerta O de 3 entradas? ¿Cuáles son? ¿Qué circuitos integrados ocuparías?


4. ¿Qué entiendes por un semirestador?


5. ¿Cuál es el resultado de la suma en sistema numérico binario de las siguientes cantidades: 011+001=?


6. ¿Cuál es es resultado de la resta en sistema numérico binario de las siguientes cantidades: 010-001=?


7. Realizar la tabla de verdad para el siguiente circuito MSI (mediana escala de integración):

fig4-23.gif (2880 bytes)

Polarizar el circuito integrado con VCC en la pata 16 y aterrizar la pata 8. A, B, C, D y C0 son entradas; S0, S1, S2, S3 y C4 son salidas.